摘要：進入新世紀，微電子的發展進入納電子／集成微系統時代，人們在繼續發展摩爾定律的同時，創新了超越摩爾定律的微系統三維集成技術。介紹了在成像傳感、光集成微系統、慣性傳感微系統、射頻微系統、生 物微系統和邏輯微系統的三維集成技術的新發展，包含ＭＥＭＳ和ＩＣ的３Ｄ異構集成、具有Ｓｉ插入器的ＳｉＰ３Ｄ集成和異質３Ｄ集成等技術和各自相應的特點，以及在各應用領域所產生的革命性成果。還介紹了微系統三維集成中有關ＴＳＶ的可靠性研究的zui新進展。

關鍵詞：微系統；３Ｄ集成；成像傳感；光集成；慣性傳感；射頻（ＲＦ）；生 物；多核邏輯電路；芯片上網絡；可靠性；異構集成

０   引   言

       縱觀世界微技術近１２０年的發展，經歷了機械、電機、真空管、１９４７年的晶體管發明后的分立器件、１９５８年的集成電路發明后的微電子，進入新世紀初微技術已由微電子時代跨入納電子／集成微系統時代：集成電路一方面按照摩爾定律繼續按比例縮小尺寸，特征尺寸從９０ｎｍ／６５ｎｍ／４５ｎｍ／３２ｎｍ／２２ｎｍ／１４ｎｍ向１０ｎｍ進軍；同時也創新出超越摩爾定律的微系統集成新技術。微系統集成是由微電子、光電子和微電子機械系統（ＭＥＭＳ）所構成的體系結構以及算法所組成，其基本特征是芯片級的異構三維（３Ｄ）集成，比傳統的三維微組裝技術在體積上縮小至１／１００，而性能上提高１００倍，因此集成微系統新技術將在信息系統的傳感、通信、處理和執行等方面產生革命性的影響。微系統三維集成可采用不同技術，如由微電子、光電子和ＭＥＭＳ實現異構／異質集成，以實現高度集成的多功能微系統，適應在信息的傳感、通信、處理和執行等方面的新興應用中所要求的小尺寸、低成本和高性能的需求。

       微系統３Ｄ集成技術的概念始于大規模集成電路的鍵合和硅穿孔技術（ＴＳＶ）。１９８９年，Ｍ．Ｋｏｙａｎａｇｉ［１］首 次提出一個３Ｄ大規模集成電路的制造方法，將大規模集成電路的晶圓從背面減薄并鍵合到另一較厚的大規模集成電路晶圓上；１９９４年，Ｈ．Ｄ．Ｇｏｌｄｂｅｒｇ等人［２］開始把Ｓｉ晶圓間的鍵合技術用于ＭＥＭＳ剪切應力傳感器；１９９５年，Ｔ．Ｍａｔｓｕｍｏｔｏ等人［３］提出了采用ＴＳＶ垂直互連的多層３Ｄ大規模集成電路（ＬＳＩ），并開發了多晶硅ＴＳＶ技術；１９９６年，Ｋ．Ｈ．Ｙｕ等人［４］采用基于微凸點的晶圓鍵合的３Ｄ大規模集成電路技術研發了實時微視覺系統。此后人們基于ＴＳＶ技術開展了３Ｄ疊層ＬＳＩ和３Ｄ疊層芯片的研發，以及將該技術應用于成像傳感器芯片。２００６年，Ｍ．Ｓｅｋｉｇｕｃｈｉ等人［５］開發了低成本的芯片穿孔技術用于ＣＭＯＳ成像傳感器，并于２００８年將ＴＳＶ技術首 次用于量產的ＣＭＯＳ成像傳感器的產品。經多年的發展，３Ｄ集成技術已開始應用于批量生產，如現場可編程門陣列（ＦＰＧＡ）、ＣＭＯＳ圖像傳感器、有源像素傳感器、ＭＥＭＳ諧振器和ＭＥＭＳ加速度計等。

       由于３Ｄ集成技術具有低成本、高通量的真空封裝和多芯片異構集成等特點，使其成為微系統集成的優選技術。微系統三維集成技術已形成ＭＥＭＳ和ＩＣ異構的３Ｄ集成、具有插入器的ＳｉＰ（封裝中的微系統）３Ｄ集成和異質３Ｄ集成等發展路徑，近幾年在成像傳感、光集成微系統、慣性傳感微系統、射頻微系統、生 物微系統、邏輯微系統等方面的應用創新和可靠性研究有長足進步。微系統時代已經發展了十幾年，總結與分析當前微系統三維集成技術的zui新進展，對在“十三五”發展微系統三維集成具有很好的借鑒作用。

１   成像傳感

       ＣＭＯＳ成像傳感器、制冷和非制冷紅外焦平面等均廣 泛采用三維集成技術。成像傳感器和信號處理集成電路（ＩＣ）采用三維集成技術具有四種優勢［６］：其一是傳感器和ＩＣ之間能形成較短和高密度的互連；其二是具有大的填充因子；其三是不同層的器件可獨立優化后再集成；其四是允許每一層采用zui適用的制造技術。成像傳感采用三維集成技術，可實現高性能、小尺寸和低成本。近幾年三維集成技術在成像傳感方面的應用創新已有多項成果，正在向計算成像和智能成像傳感器微系統的方向發展：采用中空的ＴＳＶ的低成本的芯片穿孔技術使ＣＭＯＳ成像傳感器得以量產；采用數千個高密度ＴＳＶ垂直互連的背照ＣＭＯＳ圖像傳感器的像素達８００萬個并具有２４０萬門的信號處理芯片；采用ＴＳＶ適當的布局設計和工藝改進，使１．１μｍ像素的背照式ＣＭＯＳ圖像傳感器的暗電流等性能改善；采用芯片的金屬面對面的三維堆疊技術實現３３００萬個像素的３Ｄ疊層ＣＭＯＳ圖像傳感器，向計算成像進軍；采用短路徑混合疊層技術和三級循環結構ＡＤＣ變換電路實現了１．１μｍ像元尺寸３３Ｍ像素的２４０ｆｐｓ三維疊層ＣＭＯＳ圖像傳感器；采用晶圓鍵合和真空封裝密封ＭＥＭＳ工藝實現３８４×２８８的像素的硅／鍺硅量子阱紅外微型測輻 射熱儀焦平面陣列和采用２５６×２５６高密度ＴＳＶ實現ＨｇＣｄＴｅ紅外焦平面陣列的先進３Ｄ混合信號處理器，向智能成像方向發展。

       ＣＭＯＳ成像傳感器是低成本ＴＳＶ技術用于量產的首 款產品［５］，其采用８英寸（１英寸＝２．５４ｃｍ）Ｓｉ晶圓上的芯片穿孔技術，制備垂直互連：采用ＹＡＧ激光器在Ｓｉ晶圓的背面并對準Ａｌ壓塊進行消融鉆孔；接著采用真空層壓設備使環氧樹脂薄膜完全填滿di一次鉆孔并和Ｓｉ晶圓的背面無氣隙層壓；和di一次鉆孔的中心對準在填充樹脂上進行第二次激光鉆孔，顯露出壓塊的背面而不能燒蝕金屬；然后采用半加成法ＰＣＢ電鍍工藝對Ｓｉ晶圓背面和鉆孔的里面進行圖形化電鍍。采用該技術的傳感器芯片的分辨率為１３０萬個像素，芯片尺寸為６．７５ｍｍ×８．３２ｍｍ，輸出信號的管腳為６７針。隨著近幾年智能手機市場的強勁增長，手機攝像頭需要更加多元化和增加功能。除了通常圖像傳感器需要的圖像質量、速度和下部的傳統像素數量之外，應對各種各樣的攝影鏡頭有新功能的更高需求。背照明ＣＭＯＳ圖像傳感器可避免位于芯片正面的金屬互連對入射光的不利影響。２０１３年，Ｓ．Ｓｕｋｅｇａｗａ等人［７］采用ＴＳＶ三維集成技術把背照ＣＭＯＳ圖像傳感器和６５ｎｍＣＭＯＳ邏輯電路進行三維集成，形成１／４英寸８００萬個像素（像素尺寸１．１２μｍ）的背照疊層ＣＭＯＳ成像傳感器，其具有等效２４０萬門的信號處理芯片，而體積僅為傳統兩維集成芯片的７０％（５００萬門），且能保持好的圖像質量。上部的背照ＣＭＯＳ圖像傳感芯片和下部的ＣＭＯＳ邏輯電路芯片采用具有ＴＳＶ的連接層以實現互連，是典型的垂直孔型接觸。每個芯片的ＴＳＶ的數量約等于行和列的信號的數量，還包括電源和接地線路，其數量達數千個。比較器和計數器構成了數字相關的二重抽樣方案，ＴＳＶ的寄生電阻和電容的變化被補償，因此ＴＳＶ對圖像質量沒有影響。為了應對疊層像素工藝所引起的工藝挑戰，２０１４年，Ｊ．Ｃ．Ｌｉｕ等人［８］研究了先進的３Ｄ堆疊體系結構并用于１．１μｍ像素的背照式ＣＭＯＳ圖像傳感器中。首 次發現在傳感器陣列下方貼合電路工作時會使疊層像素的性能退化的機理，同時由于ＴＳＶ中Ｓｉ和Ｃｕ之間的熱膨脹系數的差異導致的機械應力也會影響光電二極管和像素晶體管的性能。通過改善散熱能力的疊層結構以解決像素因溫度上升所致暗電流的增加問題；通過優化設計ＴＳＶ陣列和像素晶體管及像素陣列之間的安 全區的距離以及ＴＳＶ的適當的布局設計，可使通孔３Ｄ的連接對傳感器性能的影響顯 著減少；其暗電流下降為原來的２／５，空白像素性能由５．７６×１０－４降至３．６０×１０－４。同年，Ｍ．Ｇｏｔｏ等人［９］報道了采用在絕緣襯底上的硅（ＳＯＩ）上的直接鍵合工藝制備的具有與像素并聯的Ａ／Ｄ變換器的三維集成ＣＭＯＳ圖像傳感器，以解決多個像素共享ＴＳＶ或凸點的問題。光電二極管和在ＳＯＩ上的逆變器層采用金電極直接鍵合，為每個像素提供在像素內的Ａ／Ｄ變換。設計了具有脈沖頻率輸出ＡＤＣ，同時制備了具有６４像素的傳感器樣品。所開發的傳感器成功采集了視頻圖像，并具有超過８０ｄＢ寬動態范圍的較好線性度，結果表明，進行像素級的３Ｄ集成的高性能ＣＭＯＳ圖像傳感器是可行的。

       ３Ｄ堆疊和計算成像是ＣＭＯＳ圖像傳感器發展的兩個主要驅動力。由于３Ｄ堆疊技術可把像素陣列和外圍電路相分離，因此計算成像的各部分電路塊（立體視覺、陣列相機、可重構指令單元陣列等）可以與傳感器電路集成在一起并可利用先進的ＣＭＯＳ技術，包括ＦｉｎＦＥＴ。２０１６年，Ｃ．Ｃ．Ｍ．Ｌｉｕ等人［１０］開發了１．５Ｖ，３３Ｍ像素的３Ｄ疊層ＣＭＯＳ圖像傳感器，所設計的電路塊如比較器、讀出器、發射器和鎖相環，在邏輯處理中采用數字架構與zui小數量的電阻和電容。所用的三維堆疊技術是芯片的金屬面對面，它可以在背照式的像素陣列下面進行３Ｄ連接，和傳統的利用像素陣列外面面積的ＴＳＶ技術相比，增加了陣列到芯片的面積比率，達到８２．５％。該疊層芯片展示了在均勻３３Ｍ像素陣列和由４個相同的８．３Ｍ像素電路單元所構成的無縫圖像讀出電路的中心處的３Ｄ連接。不用開發新電路，在相同的幀率下可以結合１６個緊湊單元用于讀取１３３Ｍ像素陣列且節省額外的驅動功率。為了適應高幀速率的高清ＴＶ的需求，２０１６年，Ｔ．Ａｒａｉ等人［１１］報道了１．１μｍ像元尺寸３３Ｍ像素的２４０ｆｐｓ三維疊層ＣＭＯＳ圖像傳感器，其具有三級循環結構ＡＤＣ變換電路。其和文獻［６］報道的疊層背照ＣＭＯＳ圖像傳感器不同（像素晶圓和專用集成電路（ＡＳＩＣ）晶圓之間的連接是通過周邊區域的ＴＳＶ）；采用像素晶圓（４５ｎｍＣＭＯＳ工藝）和ＡＳＩＣ晶圓（６５ｎｍ邏輯ＣＭＯＳ工藝）之間短路徑的混合疊層技術以實現像素面積內的連接。１９３２（Ｈ）×４（Ｖ）ＣＤＳ／ＡＤＣ的陣列處在像素面積之下，減少了像素隨機噪聲；此外，三級循環結構ＡＤＣ的流水線和并行操作也有 效減少了轉換時間和功耗。該三維的背照式ＣＭＯＳ圖像傳感器具有低噪聲、低功耗和高像元率的特點。

       在采用微型測輻 射熱儀焦平面陣列的長波長紅外成像領域，采用異構三維集成的方法，可避免單片集成方法中熱敏材料難以優化的問題。因為，在異構的三維集成中，微型測輻 射熱儀的熱敏電阻材料首先在獨立的圓片上制備，隨后經過晶圓鍵合、晶圓減薄和后續的微加工而被轉移到預制好的ＣＭＯＳ基讀出集成電路圓片上。２０１５年，Ｆ．Ｆｏｒｓｂｅｒｇ等人［１２］報道了檢測波長８～１４μｍ的硅／鍺硅量子阱紅外微型測輻 射熱儀焦平面陣列，該焦平面陣列由３８４×２８８的像素組成，其像素間距為２５μｍ×２５μｍ。已實現了兩個不同微型測輻 射熱儀的焦平面陣列設計。其一是傳統的單層微型測輻 射熱儀的設計，硅／鍺硅量子阱熱敏電阻通過微型測輻 射熱儀框架并經由端子和讀出電路相連；其二是傘形結構設計，在該設計中微型測輻 射熱儀的框架被放置在微型測輻 射熱儀的膜之下以實現對像素填充因子的改進，長而窄的框架給熱敏電阻和讀出電路之間提供一個低熱導，硅／鍺硅量子阱熱敏電阻經由穿孔（孔周圍為高摻Ｓｉ層，孔內為低應力無定形ＴｉＡｌ層）和ＴｉＡｌ框架與讀出電路相連。紅外焦平面陣列采用ＣＭＯＳ兼容的晶圓鍵合和真空封裝密封ＭＥＭＳ工藝，實現了晶圓級的異構３Ｄ集成和封裝，且ＣＭＯＳ集成電路的優化和微型測輻 射熱儀材料性能相對獨立。三維集成技術提供了一種實現大規模并行信號處理光電子微系統的路徑，在紅外焦平面陣列芯片之下可垂直集成多個信號處理芯片，允許多種像素信號處理電路整合以提供片上模擬數字轉換、數據壓縮、實時處理或與“智能”成像傳感器相關的其他功能。２０１４年，Ｄ．Ｓ．Ｔｅｍｐｌｅ等人［１３］報道了用于ＨｇＣｄＴｅ紅外焦平面陣列的先進３Ｄ混合信號處理器，其像素級的３Ｄ互連被排列成２５６×２５６高密度格式，ＴＳＶ孔的間距為３０μｍ、直徑為４μｍ、孔深為３０μｍ。兩種讀出集成電路，模擬和數字電路分別在兩個不同的加工廠采用０．３５μｍ和０．１８μｍＣＭＯＳ工藝制備。在疊層工藝中，采用芯片到芯片的焊接，以避免晶圓到晶圓的鍵合所相關的混合成品率的損失。

       ３Ｄ集成的疊層讀出電路和紅外焦平面陣列再混合集成，全像素的工作率可達到９９．９％。測量結果表明，ＴＳＶ中的Ｃｕ和Ｗ路由結構之間的ＴＳＶ和接觸電阻的總電阻在１Ω量級。隔離電阻由測量ＴＳＶ中Ｃｕ和Ｓｉ襯底接觸之間泄漏電流來確定，其作為電壓的函數，在３．３Ｖ時大于１．５ＧΩ。電導測量ＴＳＶ不同鏈長度在２５６×２５６的ＴＳＶ表示可操作性超過９９．９％。

資料整理自網絡，侵權刪除。