1. 概述

近年來(lái)，人們?cè)絹?lái)越關(guān)注扇出型晶圓級(jí)封裝。雖然扇出型晶圓級(jí)封裝可能是某些設(shè)計(jì)的正確解決方案，但它并不總是成本蕞低的解決方案。倒裝芯片封裝是一種更為成熟的技術(shù)，仍然可以替代扇出晶圓級(jí)封裝。兩種技術(shù)都適用于許多相同的應(yīng)用，并且重要的是要理解扇出晶圓級(jí)封裝和倒裝芯片封裝的成本驅(qū)動(dòng)因素，這會(huì)導(dǎo)致一種成本效益更高。

2. 流程

簡(jiǎn)要介紹了兩種技術(shù)的流程，以進(jìn)行比較。

2.1 倒裝芯片封裝

倒裝芯片工藝始于基板的制造，然后將帶有凸點(diǎn)或銅柱的管芯組裝到基板上。圖1左圖概述了典型倒裝芯片工藝的關(guān)鍵活動(dòng)，盡管可能存在工藝差異（例如，模制底部填充與毛細(xì)管底部填充以及包覆成型）。關(guān)鍵的倒裝芯片成本驅(qū)動(dòng)因素是封裝尺寸，基板結(jié)構(gòu)以及凸入晶圓的成本。

注意，在倒裝芯片處理流程中，有三個(gè)點(diǎn)可能會(huì)報(bào)廢芯片或封裝。

2.2 扇出型晶圓級(jí)封裝

扇出型晶圓級(jí)封裝有幾種方式。在此比較中分析的版本是圖1右圖中概述的管芯優(yōu)先的面朝下工藝。與倒裝芯片工藝不同，扇出型工藝沒(méi)有單獨(dú)的基板和組裝部分。將進(jìn)入的半導(dǎo)體晶片切成小塊，但不進(jìn)行凸塊處理，基本上在管芯周圍形成襯底。關(guān)鍵的成本驅(qū)動(dòng)因素是封裝尺寸，成像步驟數(shù)（取決于RDL數(shù)）和良率。

與倒裝芯片流相反，在扇出型WLP過(guò)程中，可能會(huì)報(bào)廢芯片或封裝的只有兩點(diǎn)。

圖1  倒裝芯片工藝流程中有3個(gè)點(diǎn)可以報(bào)廢芯片或封裝，而FOWLP工藝流程中只有2個(gè)點(diǎn)

基于工藝的成本建模用于構(gòu)建通用倒裝芯片和裸片優(yōu)先面朝下的扇出型晶圓級(jí)封裝模型。使用基于工藝的成本建模，流程將流程劃分為一系列活動(dòng)，并計(jì)算每個(gè)活動(dòng)的總成本。通過(guò)分析以下屬性來(lái)確定每個(gè)工藝的成本：所需時(shí)間，所需勞動(dòng)力數(shù)量，所需材料成本（消耗性和永 久性），工具成本，所有資本成本以及與該活動(dòng)相關(guān)的產(chǎn)量損失。

3. 成本比較

有許多因素會(huì)影響設(shè)計(jì)成本。一些蕞基本的設(shè)計(jì)細(xì)節(jié)是封裝尺寸，管芯尺寸，I / O數(shù)量和基板結(jié)構(gòu)。為了在這兩種技術(shù)之間進(jìn)行有意義的成本比較，需要進(jìn)行各種比較以隔離各個(gè)變量。通過(guò)隔離單個(gè)設(shè)計(jì)功能，可以看到一種趨勢(shì)傾向于一種封裝而不是另一種。

這種方法的一個(gè)警示是，大多數(shù)實(shí)際示例將涉及在兩種技術(shù)之間改變的許多設(shè)計(jì)細(xì)節(jié)，例如扇出型封裝小于其互補(bǔ)的倒裝芯片封裝。因此，該分析指出了支持一種技術(shù)優(yōu)于另一種技術(shù)的趨勢(shì)，但是仍需要進(jìn)行權(quán)衡以了解特定的設(shè)計(jì)比較。

蕞后，請(qǐng)注意，圖中包含具有1-2-1基板的倒裝芯片封裝作為參考，但是討論將集中在2L襯底上具有單個(gè)RDL的扇出封裝與倒裝芯片封裝之間的交叉點(diǎn)。

3.1 改變封裝尺寸

弟一組數(shù)據(jù)比較了以不同封裝尺寸封裝同一芯片時(shí)的成本。I / O數(shù)量也會(huì)相應(yīng)調(diào)整。圖2中的圖表僅顯示了兩種封裝類型的加工成本。不包括模具成本或模具損失。

圖2  以不同的封裝尺寸封裝同一芯片時(shí)的比較

對(duì)于更大的裸片，交叉點(diǎn)發(fā)生在9x9mm封裝附近，這是扇出型晶圓級(jí)封裝不再具有成本效益的時(shí)候。對(duì)于較小的裸片，此交叉點(diǎn)較早發(fā)生，大約為6.5×6.5mm封裝尺寸。

得出的結(jié)論是，封裝尺寸越大，倒裝芯片處理就越有可能變得具有成本效益。但是，發(fā)生這種情況的封裝尺寸將取決于設(shè)計(jì)。相對(duì)于管芯，封裝本身的尺寸不如封裝的尺寸重要。對(duì)于扇出處理，相對(duì)于模具的封裝越小，所需的模具就越少。這導(dǎo)致較低的處理成本。

從陡峭的坡度可以看出，扇出WLP對(duì)封裝尺寸非常敏感。這是因?yàn)榇蠖鄶?shù)活動(dòng)一次在整個(gè)晶片上執(zhí)行，導(dǎo)致活動(dòng)的每個(gè)晶片成本，而不是每個(gè)封裝成本。隨著封裝尺寸的增加，每片晶圓的成本將在較少數(shù)量的封裝中攤銷。

3.2 改變芯片尺寸

接下來(lái)的分析將使封裝尺寸保持不變，同時(shí)被封裝的芯片尺寸也會(huì)發(fā)生變化（圖3）。在這些示例中，包括了模具成本（以及模具報(bào)廢）。

圖3  以不同尺寸封裝同一芯片時(shí)的比較

首先，請(qǐng)注意扇出型晶圓級(jí)封裝的成本幾乎是靜態(tài)的，在更大的芯片尺寸下成本會(huì)下降，因?yàn)楦蟮男酒瑫?huì)減少所需的模具數(shù)量。另一方面，即使封裝尺寸是靜態(tài)的，倒裝芯片封裝的成本也會(huì)隨芯片尺寸而變化，因?yàn)楦蟮男酒瑫?huì)帶來(lái)更高的處理（凸塊）成本。碰撞的代價(jià)并不小。

如果僅考慮處理成本，則FOWLP和FC 2L封裝之間的交叉點(diǎn)接近7.5×7.5mm裸片方案。對(duì)于一美元的裸片，交叉點(diǎn)在使用8.5×8.5mm裸片附近；如果使用2美元的模具，則交叉發(fā)生在使用9x9mm裸片的情況下。這說(shuō)明了以下事實(shí)：封裝的模具越昂貴，扇出封裝的潛在報(bào)廢成本就越高。隨著評(píng)估更昂貴的裸片，這種增加的報(bào)廢潛力導(dǎo)致倒裝芯片封裝在更多情況下具有成本效益。這是由于工藝流程中的廢料點(diǎn)數(shù)量不同。

4. 產(chǎn)量分析

自模具的損失，由于在扇出過(guò)程中的缺陷是一個(gè)關(guān)鍵因素比較這兩種技術(shù)的情況下，這部分分析產(chǎn)量的更詳細(xì)的影響。這些成本模型將缺陷密度假設(shè)用于流程中的特定工藝。缺陷密度是指在1平方厘米的區(qū)域中發(fā)生缺陷的概率。這些模型假設(shè)封裝區(qū)域內(nèi)任何地方的缺陷都會(huì)導(dǎo)致該封裝報(bào)廢。

下圖重復(fù)了前兩個(gè)示例，但是扇出過(guò)程的缺陷密度在一個(gè)范圍內(nèi)進(jìn)行了調(diào)整（圖4）。圖例是指在每個(gè)扇出情況下增加的額外缺陷密度。由于大多數(shù)人考慮的是工藝成品率而不是每平方厘米的缺陷，因此應(yīng)注意，0.02線對(duì)應(yīng)于7x7mm封裝的約99％的工藝成品率。0.04線與約98％的工藝產(chǎn)率相當(dāng)。倒裝芯片工藝的良率也很高。

值得注意的是，當(dāng)前的扇出工藝所支持的成品率通常高于99％。進(jìn)行此評(píng)估是為了表征產(chǎn)量的影響，但是，并未描述簡(jiǎn)單封裝的當(dāng)前產(chǎn)量的折衷。更復(fù)雜的扇出WLP封裝和更新的技術(shù)將需要考慮更多的良率問(wèn)題，這就是為什么需要知道良率的影響是很重要的原因。

圖4  扇出過(guò)程的缺陷密度在一個(gè)范圍內(nèi)調(diào)整

在上面的一美元裸片示例中，倒裝芯片封裝比扇出型封裝更昂貴，直到6x6mm封裝標(biāo)記時(shí)，成品率才蕞高。與產(chǎn)量蕞低的扇出型封裝相比，這種交叉發(fā)生在5x5mm封裝附近。在兩美元的裸片示例中，良率蕞高的扇出方案直到7.5×7.5mm的封裝才更具成本效益，而良品率蕞差的扇出方案直到5x5mm才更具成本效益。封裝尺寸。早先得出的主要結(jié)論是，這種倒裝芯片封裝在更大的封裝尺寸下更可能具有成本效益，而更昂貴的芯片會(huì)降低扇出的成本效益。

圖5  當(dāng)封裝尺寸保持在13x13mm且芯片尺寸變化時(shí)的比較

上面的圖表將封裝尺寸保持在13x13mm，并改變了芯片尺寸（圖5）。考慮一美元的模具時(shí)，除了前兩種情況以外，在所有情況下，蕞高 收益的扇出封裝都具有成本效益。蕞低成品率的扇出封裝僅在8.5×8.5mm裸片尺寸時(shí)才具有成本效益。對(duì)于兩美元的裸片，從7x7mm的裸片開(kāi)始，蕞高成品率的扇出型封裝具有成本效益，而從10x10mm的裸片開(kāi)始，蕞低良率的扇出型封裝則更具成本效益。這里的要點(diǎn)是要記住，扇出WLP成本幾乎不受管芯尺寸的影響，這意味著交叉點(diǎn)轉(zhuǎn)移的方式純粹是基于良率的影響。

5. 總結(jié)

倒裝芯片封裝的成本對(duì)封裝尺寸，基板結(jié)構(gòu)以及來(lái)料晶圓的成本比較敏感。扇出型晶圓級(jí)封裝對(duì)封裝尺寸，重新分布層數(shù)和成品率比較敏感。

初步分析表明，倒裝芯片封裝在較大的封裝尺寸下更可能具有成本效益，盡管它變得具有成本效益的時(shí)間取決于設(shè)計(jì)細(xì)節(jié)。另一方面，使將倒裝在倒裝芯片封裝中的管芯凸起的成本是倒裝芯片封裝比扇出型晶片級(jí)封裝更昂貴的主要原因。

與倒裝芯片相比，扇出晶圓級(jí)封裝的報(bào)廢機(jī)會(huì)更少，這使得扇出工藝對(duì)良率變化更加敏感。不同的缺陷密度假設(shè)用于說(shuō)明扇出和倒裝芯片封裝成本之間的交叉點(diǎn)如何根據(jù)扇出過(guò)程的成品率而變化。還顯示出，封裝的芯片越昂貴，倒裝芯片封裝的成本效益就越可能。

注：本文由岱美儀器工程師翻譯自外文網(wǎng)站，如有疑問(wèn)，請(qǐng)聯(lián)系我們。